

Plano Analítico: Arquitetura de Computadores I

1. Identificação da Unidade Curricular

- **Curso:** Engenharia de Redes e Telecomunicações (ERT)
- **Ano:** 2º ou 3º | **Semestre:** 1º
- **Créditos:** 6.0 UC
- **Carga Horária Total:** 90 Horas
- **Distribuição:**
 - **Teóricas (T):** 20h
 - **Teórico-Práticas (TP):** 20h
 - **Práticas (P):** 20h
 - **Trabalho Autónomo (TA):** 22h
 - **Orientação e Tutoria (OT):** 4h
 - **Avaliação (AV):** 4h

1. Fundamentação

A Arquitetura de Computadores I é fundamental para o engenheiro de redes compreender como os sistemas computacionais executam programas e processam dados a baixo nível. Este conhecimento permite otimizar o desempenho de servidores, entender o funcionamento de controladores de rede e as limitações de hardware que impactam a latência e o throughput. A disciplina faz a ponte entre a eletrónica digital e os sistemas operativos.

2. Objectivos Instrutivos e Educativos

- **Instrutivos:** Compreender a arquitetura de Von Neumann e Harvard; dominar a linguagem Assembly (tipicamente MIPS ou x86); entender o ciclo de execução de instruções e a organização da hierarquia de memória.
- **Educativos:** Desenvolver a capacidade de análise de desempenho; fomentar o rigor na programação de baixo nível e promover a compreensão da eficiência energética e de hardware.

3. Resultado de Aprendizagem

O estudante será capaz de:

- Escrever e depurar programas simples em linguagem Assembly.
- Explicar o funcionamento interno da CPU (Unidade de Controle e ALU).
- Analisar o impacto da memória Cache no desempenho global do sistema.
- Avaliar métricas de performance (CPI, MIPS, Tempo de Execução) para diferentes hardware.

4. Planeamento Temático (6 UC)

Tema	Horas (T+TP+P)	Conteúdo Programático
I. Evolução e Desempenho	8h	História das arquiteturas; Métricas de desempenho; Lei de Amdahl; Potência e energia.
II. Conjunto de Instruções (ISA)	14h	Operações e operandos; Linguagem Assembly (MIPS/RISC-V); Modos de endereçamento.
III. Aritmética Computacional	10h	Representação de números; ALUs; Multiplicação e Divisão; Ponto Flutuante (IEEE 754).
IV. O Processador (Datapath)	14h	Caminho de dados de ciclo único; Unidade de controle; Introdução ao Pipelining básico.
V. Hierarquia de Memória	14h	Princípio da localidade; Memória Cache (Direta, Associativa); Memória Principal (DRAM).

5. Recomendações Metodológicas

- **Aulas Práticas (20h):** Uso de simuladores como **MARS** ou **QtSpim** para programação em Assembly MIPS.
- **Simulação de Memória:** Utilização de ferramentas para visualizar o funcionamento de caches (cache hits/misses).
- **Hands-on:** Desmontagem e identificação de componentes em servidores e motherboards reais para visualização da arquitetura física.

6. Sistema de Avaliação

Conforme a alocação de **4h para AV:**

- **Avaliação Contínua (40%):** Projetos de programação Assembly (20%) e exercícios de análise de desempenho em aula (20%).
- **Avaliação Formal (60%):** Exame final incidindo sobre o design do datapath e gestão de memória.

7. Bibliografia Principal Indicada

1. **PATTERSON, D. A. & HENNESSY, J. L.** *Organização e Projeto de Computadores: A Interface Hardware/Software*. Elsevier.
2. **STALLINGS, William.** *Arquitetura e Organização de Computadores*. Pearson.
3. **TANENBAUM, Andrew S.** *Organização Estruturada de Computadores*. Pearson.